Crean un chip de 5 nanómetros con 30.000 millóns de transistores que mellora o rendemento en máis dun 40%

Buscar

Susbcrición Newsletter

Introducir e-mail

Vindeiros eventos

Non hai eventos polo momento
A tecnolóxica estadounidense IBM, os seus socios Globalpartners e a surcoreana Samsung desenvolveron un proceso pioneiro de elaboración industrial de transistores de silicio capaces de encaixar nun chip de 5 nanómetros que terá capacidade para 30.000 millóns.

Este fito foi alcanzado dous anos despois de que estes desenvolvedores fosen capaces de crear un chip de proba de 7 nm con 20.000 millóns de transistores. Segundo avanzou IBM a través da súa páxina web, este proceso foi presentado no Simposio de Tecnoloxía VLSI e Circuítos celebrado en Kioto (Xapón).

Comparada coa tecnoloxía de 10 nanómetros que lidera o mercado, un chip de 5 nm baseado en semicondutores 'nanosheet' é capaz de ofrecer un 40% máis de rendemento e un aforro dun 75% de enerxía, como destacan as compañías.

Esta mellora no rendemento dos chips permitirá reforzar tecnoloxías como a intelixencia artificial cognitiva, o Internet das Cousas ou as aplicacións na nube. Así mesmo, esta innovación podería supoñer un maior aforro enerxético por parte das baterías dos dispositivos móbiles, cuxas cargas durarían dúas ou tres veces máis.

Os científicos obtiveron estes novos chips de 5 nm mediante o emprego de 'nanosheets' de silicio como estrutura do transistor, en lugar de empregar a arquitectura FinFET, estandarizada na industria de semicondutores ata a tecnoloxía de nodo de 7 nm.

IBM leva máis de dez anos investigando a tecnoloxía de semicondutores 'nanosheet'. De novo, baseáronse na litografía de ultravioletas extremos (EUV) que xa serviu para producir o chip de 7 nm e os seus 20.000 transistores.

A través desta litografía, a anchura dos semicondutores 'nanosheet' pode ser axustada en todo momento, o que garante unha maior adaptación do seu rendemento e enerxía para circuítos específicos, algo que non é posible a día de hoxe coa produción a base da arquitectura FinFET.

(Fonte: EP)